#### **OSD CIRCUIT**

Publication number: JP10126710 (A)

Publication date:

1998-05-15

Inventor(s): OKAZAKI FUMIHIRO

Applicant(s): Classification:

- international:

NIPPON ELECTRIC CO

H04N5/278; G09G5/00; G09G5/06; G09G5/18; G09G5/36; G09G5/377; H04N5/45; H04N9/74; H04N5/278; G09G5/00; G09G5/06; G09G5/18; G09G5/36; H04N5/45; H04N9/74; (IPC1-7): H04N5/45; G09G5/00; G09G5/06; G09G5/18; G09G5/36;


H04N5/278; H04N9/74

- European:

Application number: JP19960275032 19961017 Priority number(s): JP19960275032 19961017

#### Abstract of JP 10126710 (A)

PROBLEM TO BE SOLVED: To provide an OSD (on-screen display) circuit which enables many types of representations, can process different overlapping with a single circuit and has a small size of a circuit. SOLUTION: This circuit performs overlapping with high accuracy by performing the overlapping of a main picture and a graphic picture with a digital signal. It can overlap not only a character by also bitmap information such as a drawing, graphic, etc., because it is provided with graphic memory 400 to which an external CPU 800 can rewrite. It can perform many kinds of overlapping processing with a single circuit by using an LUT(look-up table) 500 to which the CPU 800 can rewrite. It can easily perform different processing in each component because data of the main picture is handled by dividing it into components like YCrCb, etc.; It can make the scale of a circuit and the capacity of the LUT 500 small because a data bus width is made narrow by performing time division multiplexing of each component like YCrCb, etc., of the data of the main



Also published as:

DJP3250468 (B2)

Data supplied from the esp@cenet database — Worldwide

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-126710

(43)公開日 平成10年(1998)5月15日

(21) 川南梁目		体的TV2 _ 275/22		(71) 山原 1 000004927					
			審査請求	有	<b>水龍</b>	は項の数 7	OL	(全 11 頁)	最終頁に続く
	5/18					5/18			
	5/06					5/06			
		5 5 5						555P	
G 0 9 G	5/00	5 1 0		G 0	9 G	5/00		510S	
H 0 4 N	5/45			H0	4 N	5/45			
(51) Int.Cl. <sup>6</sup>		識別記号		F	I				

(21)出願番号

特顯平8-275032

(22)出顧日

平成8年(1996)10月17日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 岡▲崎▼ 文裕

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 洋介 (外2名)

## (54) 【発明の名称】 OSD回路

#### (57)【要約】

【課題】 多種類の表現が可能で、単一の回路で異なった重ね合わせが処理が可能で、回路規模の小さいOSD回路を提供する。

【解決手段】 主画面とグラフィックス画面の重ね合わせをデジタル信号のままで行うことにより高精度が重ね合わせを行う。外部のCPU800から書き替えできるグラフィックス用メモリ400を備えているため、な合うのみでなく、絵や図形等のピットマップ情報も重ね合わせできる。主画面とグラフィックス画面の重ね合わせ処理を、外部のCPU800から書き替え可能なLU項を、外部のCPU800から書き替え可能なLU類ののを用いて行うことにより、単一の回路で多種類のよったのは分に分けて扱うので、簡単に各成分ごとに異なったの成分に分けて扱うので、簡単に各成分ごとに異なった処理を行える。主画面のデータのYCrCb等の各成分を時分割多重して扱うことにより、データバス幅を映ったので、回路規模やLUT500の容量を小さくできる。



#### 【特許請求の範囲】

【請求項1】 グラフィックス画面データ(410)を 記憶する、書き替え可能なグラフィックス用メモリ手段 (400)と:複数の成分別に時分割多重された主画面 データ(130)と前記グラフィックス画面データとが とりうる値の組み合わせの全てについてあらかじめ希望 の重ね合わせ処理の計算をした結果を、両画面データを アドレスとして記憶しておき、表示時には前記主画面デ ータと前記グラフィックス画面データをアドレスとして その計算結果を得るルックアップテーブル手段 (50 0)と:前記主画面データの各成分に一対一に対応する 値を出力するカウンタ手段(600)と;前記主画面デ ータの入力垂直同期倡号(110)と入力水平同期倡号 (120)とクロック信号(140)とに基づき、前配 グラフィックス用メモリ手段の読み出しアドレス(31 0) と、アクセス許可信号(320)と、前配主画面デ 一タの成分と前記カウンタ手段の出力値が正しく対応す るように前記カウンタ手段をリセットするカウンタリセ ット信号(330)と、を出力する読み出し制御手段 (300)と:前記アクセス許可信号を受けて、前記グ ラフィックス用メモリ手段と前記ルックアップテーブル 手段のアクセスを制御するアクセス制御手段(700) と;前記入力垂直同期信号と前記入力水平同期信号と を、前記主画面データと前記グラフィックス画面データ との重ね合わせ処理に要するクロック数だけ遅延させ て、出力垂直同期信号と出力水平同期信号とを出力する 遅延手段(200)と;から構成されることを特徴とす るOSD回路。

【請求項2】 前記グラフィックス画面データが文字や 絵、図形等である、請求項1に記載のOSD回路。

【請求項3】 前記複数の成分が、輝度成分Yと2つの色差成分Cr、Cbとから成る、請求項1に記載のOSD回路。

【請求項4】 前記複数の成分が、赤色成分Rと緑色成分Gと青色成分Bとから成る、請求項1に記載のOSD回路。

【請求項5】 前記アクセス制御手段が、外部からのアクセスよりも、前記グラフィックス用メモリ手段と前記ルックアップテーブル手段へ表示系を優先して制御する、請求項1に記載のOSD回路。

【請求項6】 前記ルックアップテーブル手段が、記憶のためにRAMを使用する請求項1に記載のOSD回路。

【請求項7】 前配ルックアップテーブル手段が、記憶のためにROMを使用する請求項1に記載のOSD回路

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、OSD (On Scree n Display ) 回路に関し、特に主画面の信号がデジタル

信号で得られる場合に適用できるOSD回路に関する。 【OOO2】

【従来の技術】従来、この種のOSD回路は、TV等の 主画面を文字や絵、図形等のグラフィックス画面と重ね 合わせて表示するために用いられている。

【0003】例えば、特開平5-127639号公報 (以下、先行技術1と呼ぶ)には、比較的簡単なTV画 面にグラフィックスをスーパーインポーズまたはオーバ ーレイ表示できるサブコードグラフィックスデコーダが 記載されている。

【0004】図9は上記先行技術1に記載されているサブコードグラフィックスデコーダのブロック図を簡略化したものである。図示のサブコードグラフィックスデコーダは、ディスクプレーヤ30と、グラフィック命令解釈部31と、アドレス計算部37と、VーRAM39と、選択器40と、CULT RAM41と、TULTRAM42と、D/A変換器45と、マトリックス回路47と、エンコーダ48と、混合器49と、CRTディスプレイ55と、選択スイッチ56と、一致信号発生回路57と、色設定回路61とを有する。混合器49は、ATT50、51とインバータ52から構成されている。

【0005】この構成では、ディクスに記録されている 主画面に、同じくディクスに記録されているグラフィッ ク命令によって作成されたグラフィック画面を重ね合わ せて出力する。

【0006】先行技術1は、CLUT RAM41とTLUT RAM42の2個のルックアップテーブルを持ち、それらを参照して混合器49を制御し、主画面のビデオ信号とグラフィックス画面のビデオ信号を切り替え、あるいはある比率で混合することによりスーパーインポーズあるいはオーバーレイを行うものである。

【0007】また、特開平2-87886号公報(以 下、先行技術2と呼ぶ)には、主画面側のビデオ信号及 び振幅一定に制御された第一のクロマ信号の対並びに副 画面側の時間軸圧縮されたビデオ信号及び第二のクロマ 信号の対を切換え合成することにより、2画面合成時の 各種映像コントロール可変による不自然さを解消するよ うにした「画面合成回路」が開示されている。先行技術 2に開示された画面合成回路は、主画面ビデオ信号入力 端子から帯域通過濾波器を経て出力される信号の色レベ ルを制御して第一のマクロ信号を作成する自動色レベル 制御回路と、副画面ビデオ信号入力端子から入力され時 間軸圧縮されたビデオ信号から第二のクロマ信号を作成 するエンコーダとを有する。また、画面合成回路は、主 画面側のビデオ信号及び第一のクロマ信号の対と副画面 側の圧縮されたビデオ信号及び第二のクロマ信号の対と を切替え合成する画面合成切替スイッチを有する。

【0008】さらに、特開昭64-57382号公報 (以下、先行技術3と呼ぶ)には、色データを格納して あるルックアップテーブル(LUT)の各々に、違った値を設定しておくことにより、通常の画像部分とマスク部分を、色の違いにより、容易に識別できるように技術3において、画像用メモリのデータは8ピッスクパクトであり、であり、であり、であり、であり、であり、であり、である。セレノイ用メモリのデータは、"1"(マスクパクトーバレイ用メモリの出力をインパータによりインパートにはオーバレイ用メモリの出力が直接制御入力として入り、第2のLUTにはホールイ用メモリの出力が直接制御入力として入りにはオールイ用メモリの出力が直接制御入力として入りにはいる。第1及び第2のLUTが選択されないようになっている。され、"0"の時は選択されないようになっている。され、マスクパターンでは第2のLUTが選択される。それ以外では第1のLUTが選択される。

#### [0009]

【発明が解決しようとする課題】上述した先行技術1の OSD回路には次に述べるような問題点がある。

【0010】第1の問題点は、表現力が乏しいということである。その理由は、主画面とグラフィックス画面を 重ね合わせる方法が、単なるスーパーインポーズや透明 度が可変のオーバーレイ程度しかないからである。

【〇〇11】第2の問題点は、多種類の表現を行えるようにすると回路規模が非常に大きくなるということである。その理由は、主画面とグラフィックス画面の重ね合わせ処理を、NTSC等のアナログビデオ信号の状態で両画面の信号を切り替えたり混合する比率を適面の金型とで行っているが、その場合、に両面のの金型とで行っているが、その場合にはできると水平同期にせなければならないからである。また、NTSC等のビデオ信号のままではそれほどしりでするいはRGB信号などの成分別の信号にデコーットビデオ信号にエンコードするなどしなければならないからである。

【0012】第3の問題点は、デジタル化が進んでいる映像機器には適していないということである。その理由は、主画面、グラフィックス画面ともにディジタル信号で得られるものをアナログ信号に変換してから重ね合わせ処理すると、D/A変換器やエンコーダなどが複数必要になり回路規模が大きくなるからである。

【0013】したがって、本発明の目的は、主画面の信号がデジタル信号で得られる場合に、多種類の表現が可能なOSD回路を提供することにある。

【0014】本発明の他の目的は、単一の回路で異なった重ね合わせ処理が行えるOSD回路を提供することにある。

【0015】本発明のもっと他の目的は、回路規模が小さいOSD回路を提供することにある。

【0016】なお、先行技術2は、ピクチャ・イン・ピクチャにおいて、色調整時等の不自然さを解消することが目的であって、本発明の目的とは関連がない。また、先行技術3は、マスクパターン部分をその他の画像部分と容易に識別できるようにした技術思想であって、多種類の表現を可能とした本発明とは異なる。

#### [0017]

【課題を解決するための手段】上述した課題を解決するため、本発明のOSD回路は、主画面の信号とグラフィック画面の信号をデジタル信号のままで重ね合わせ処理を行う。

【0018】主画面の信号としては、入力垂直同期信号、入力水平同期信号、主画面データ、クロック信号を入力する。

【〇〇19】また、グラフィックス画面データを保持するグラフィックス用メモリ、主画面データとグラフィックス画面データとの重ね合わせ処理を行うための書き替え可能なルックアップテーブルとを備えていて、外部のCPUからグラフィックス用メモリにグラフィクス画面データを、また、ルックアップテーブルの入力データに対応するアドレスに、入力データに希望する重ね合わせ処理の演算を行った結果を、それぞれ書き込む。

【〇〇2〇】また、YCrCb等の各成分が時分割多重されている主画面データの各成分ごとに異なる重ね合わせ処理を行えるように、各成分ごとにルックアップテーブルの異なるアドレスにアクセスするための2ピットカウンタ、外部のCPUからのグラフィックス用メモリやルックアップテーブルへのアクセスが、読み出し制御回路など表示系からのグラフィックス用メモリやルックアップテーブルへのアクセスを妨害しないように制御ファクセス制御回路、画面の重ね合わせ処理にかかるクロック数だけ、主画面データの入力垂直同期信号および入力水平同期信号を遅延させて出力するための遅延回路、を備えていることを特徴としている。

### [0021]

【作用】グラフィックス用メモリを備えているので、単に文字だけでなく、図や絵などのピットマップ情報も主 画面データに重ね合わせることができる。

【〇〇22】重ね合わせ処理の内容はルックアップテーブルの内容によって決まるので、外部のCPU等からルックアップテーブルの内容を書き替えることによって、回路の変更無しに重ね合わせ処理の内容(オーバーレイ、マスク、モノクロ化、強調等)を変更することができる。また、グラフィックス用メモリの1ドットと分のメモリ中のビット数の配分(何ビットを色の指定に使用し、何ビットを透明度の指定に使用し、何ビットを透明度の指定に使用し、何ビットを透明度の指定に使用し、イレットを明度の形式としてRGB形式を使用するか、パレットーの形式を使用するか、あるいはどのビットを何に使用するか等)も自由に変えられるため、単一の回路で多種類

の重ね合わせ表現ができ、表現の自由度を大きくでき る。

【0023】 重ね合わせ処理をルックアップテーブルによって行うことにより、多種類の重ね合わせ処理をハードウェアで行うための多数の高速な加算器や乗算器等が不要になるので、回路規模を小さくでき、そのためコスト低減もできる。

【0024】主画面データを、YCrCbやRGB等の成分によって時分割多重して扱うための2ビットカウンタを備えることにより、主画面データのバス幅を1/2乃至1/3にできるので、ルックアップテーブルのメモリサイズを大幅に縮小でき、またICの端子数や削減や回路基板の小型化できる。そのためコスト低減もできる。

#### [0025]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。

【0026】図1に本発明の一実施の形態によるOSD回路を示す。図示のOSD回路100は、遅延回路200、読み出し制御回路300、グラフィックス用メモリ400、ルックアップテーブル(LUT)500、2ピットカウンタ600、およびアクセス制御回路700を有している。また、OSD回路100には、外部にCPU800が接続されている。

【0027】遅延回路200には、主画面の入力垂直同期信号110と入力水平同期信号120とクロック信号140とが供給される。遅延回路200は、主画面とグラフィックス画面の重ね合わせ処理にかかるクロック数と同じクロック数だけ入力垂直同期信号110と入力水平同期信号120とを遅延して、出力垂直同期信号111と出力水平同期信号121として出力する。遅延回路200は、遅延させるクロック数分の段数のシフトレジスタ201~208によって構成することができる。

【0028】図2は遅延時間が4クロック数分に相当する場合の遅延回路200の構成例である。遅延回路200は、2本のシフトレジスタで構成され、一方は4個のフリップフロップ(FF)201~204からなる4段のシフトレジスタであり、他方も4個のフリップフロップ(FF)205~208からなる4段のシフトレジスタ201~204により4クロック分遅延され、出力垂直同期信号110は、一方のシフトレジスタ201~204により4クロック分遅延され、出力水平同期信号120は、他方のシフトレジスタ205~208により4クロック分遅延され、出力水平同期信号121として出力される。

【0029】なお、遅延時間を変えるにはシフトレジスタの段数、すなわちシフトレジスタを構成するフリップフロップの数を変えればよい。このとき、一般的には入力垂直同期信号110を遅延させるシフトレジスタの段数と入力水平同期信号120を遅延させるシフトレジス

タの段数は等しくする。しかし、それらを意図的に異ならせることで、出力垂直同期信号111と出力水平同期信号121との間の位相差を変化させることも可能である。

【0030】遅延回路200は、FIFOメモリによっても構成することができる。しかし、遅延回路200は、多くとも数クロック分遅延させるだけなので、シフトレジスタで構成した方がFIFOメモリで構成するよりも回路規模の点から有利である。

【0031】読み出し制御回路300には、主画面の入力垂直同期倡号110と入力水平同期倡号120とクロック信号140とが供給される。読み出し制御回路300は、入力垂直同期信号110と入力水平同期信号120とクロック信号140とに同期して、グラフィックス用メモリ400の読み出しアドレス310とアクセス許可信号320と2ビットカウンタ600のリセット信号330を発生、出力する。

【0032】図3は読み出し制御回路300の構成例である。読み出し制御回路300は、ブランキング信号発生回路301と、リセット信号発生回路302と、カウンタ303とから構成される。

【0033】ブランキング信号発生回路301には、入力垂直同期信号110と入力水平同期信号120とクロック信号140とが供給される。ブランキング信号発生回路301は、入力垂直同期信号110と入力水平同期信号120とから、ブランキング間号とを作成し、その両ブランキング信号の論理和、すなわちコンポジットブランキング信号をアクセス許可信号320として出力する。

【0034】また、リセット信号発生回路302には、入力垂直同期信号110と入力水平同期信号120との出ていたり口ック信号140とが供給される。リセット信号発生回路302は、入力垂直同期信号110と入力水平同期信号110と入力水平同期信号110と入力・信号発生回路302は、入力垂直同期信号110と入力・での地域では、第110との間の位相差からインタレース形の先頭であり、第110とのでは、第110とのでは、第110とのでは、第110とのによりでで、第110とのでは、第110とのによりでで、第110とのでは、グラフィックスによりでで、では、グラフィックスによりでは、グラフィックスによりでは、グラフィックスによりでは、グラフィックスによりでは、グラフィックスによりでは、グラフィックスによりでは、グラフィックスによりでもの説み出しアドレス310として出力する。

【0036】グラフィックス用メモリ400には、読み出し制御回路300が出力する読み出しアドレス310と主画面のデータクロックであるクロック信号140とが供給される。グラフィックス用メモリ400は、クロック信号140に同期して、読み出しアドレス310で

指定されたアドレスに格納されているブラフィックス画面データ410を出力する。また、グラフィックス用メモリ400には、アクセス制御回路700のグラフィックス用メモリアクセス制御信号710が供給されると供に、アクセス制御回路700のアドレスバス720とデータバス730とに接続されている。グラフィックス用メモリ400は、読み出し制御回路300からの表示のためのアクセスを妨害することなく外部のCPU800からの読み出し/書き込みアクセスが行える。

【0037】図4はグラフィックス用メモリ400の機成例である。グラフィックス用メモリ400は、セレクタ401とRAM402とフリップフロップ(FF)403とバストランシーバ404とから構成されている。【0038】セレクタ401は、読み出し制御回路300が出力する読み出しアドレス310と、アクセス制御回路700が出力するグラフィックス用メモリアクセス制御信号710に基づいて選択し、RAM402へアドレスとして与える。セレクタ401は、通常、読み出しアドレス310を選択し、CPU800からのアクセスが行われる場合のみアドレスバス720上のアドレスを選択する。

【0039】RAM402は必要な容量とデータバス幅をもつRAMで、CPU800がアクセス制御回路700を通して書き込んだグラフィックス用画面データを記憶する。例えば、720ピクセル×480ピクセルの解像度の画面で1ピクセル当たり1バイト使用する場合、RAM402の最低限必要なRAM容量は720×480×1=345600バイトとなる。

【0040】フリップフロップ403は、RAM402のデータバスのピット数と同じ数のフリップフロップから成る一種のレジスタで、RAM402の出力データを一時的に保持する。フリップフロップ403に保持しいるデータは、通常はクロック信号140の1クロック毎に更新されるが、RAM402に対してCPU800からのアクセスが行われる場合には、グラフィックス用メモリアクセス制御信号710によってその期間中にするよう制御される。CPU800からのアクセスはアクセス許可信号320に基づいてブランキング期間中に行われるので、このようにグラフィックス画でデータ410の更新が停止されても何の問題も無い。

【0041】バストランシーバ404は、データバス730とRAM402のデータバスの間に入る双方向のトライステートバッファである。バストランシーバ404は、、グラフィックスメモリ用アクセス制御信号710によって、その入出力方向やハイインピーダンス状態の制御をされ、信号の衝突を防ぐ。すなわち、バストランシーバ404は、CPU800からのアクセス時のみRAM402のデータバスとデータバス730とを接続し、通常はRAM402のデータバスとデータバス73

Oを切り離すためにハイインピーダンス状態となるよう 制御される。

【0042】ルックアップテーブル500は、主画面デ 一タ130とグラフィックス用メモリ400が出力する グラフィックス画面データ410と2ビットカウンタ6 00の出力610と主画面のデータクロックであるクロ ック信号140とが供給される。ルックアップテーブル 500は、主画面データ130とグラフィックス画面デ ータ410と2ビットカウンタ600の出力610をそ の読み出しアドレスとして、そのアドレスに格納されて いる希望の重ね合わせ処理の演算結果を合成画面データ 131として出力する。また、ルックアップテーブル5 00は、アクセス制御回路700のLUTアクセス制御 信号740が供給されると供に、アクセス制御回路70 0のアドレスパス720とデータパス730とに接続さ れている。ルックアップテーブル500は、表示のため のアクセスを妨害することなく外部のCPU800から の読み出し/書き込みアクセスが行える。

【0043】図5はルックアップテーブル500の構成 例である。ルックアップテーブル500は、グラフォリム00ラファップテーブル500時である。ルックアップテーブル500時である。ルックアップテーブル500時で、同様の動作をレクス用メモリ400時で、同様のは、グラフィックス用メモリ400時では、クス130年で、クス140日では、クス11日では、クス11日では、

【0044】また、もし重ね合わせ処理をソフトウェアで変更する必要がなければ、RAM502の代わりにROMを使用することができる。その場合、CPU800からのアクセスも不要なので、ルックアップテーブル500の回路規模を小さくできる。

【0045】2ビットカウンタ600は、主画面のデータクロック(クロック信号140)と読み出し制御回路300が出力するカウンタリセット信号330とが供給される。2ビットカウンタ600は、YCrCb等の成分が時分割多重された主画面データの各成分毎に異なる聞ね合わせ処理を行えるようにするために、各成分毎にルックアップテーブル500の異なるアドレスをアクセスするよう、ルックアップテーブル500の読み出しアット分を発生し、2ビットカウンタ600は、主画面データ130がYCrCb=4:2:2の形式の場合には2ビットの4進カウ

ンタとして構成される。

【0046】アクセス制御回路700は、読み出し制御回路300とグラフィックス用メモリ400とルックアップテーブル500と外部のCPU800とに接続される。アクセス制御回路700は、表示系からのグラフィックス用メモリ400とルックアップテーブル500への表示のためのアクセスを妨害することなく、外部のCPU800からそれらに読み出し/書き込みアクセスできるように、読み出し制御回路300が出力するアクセス許可信号320に基づいて制御を行う。

【0047】図6はアクセス制御回路7000構成例である。アクセス制御回路700は、第1乃至第3のラッチ701、702、703と、アドレスデコーダ704と、アクセス制御信号発生回路705と、セレクタ706とから構成されている。

【0048】第1のラッチ701はトランスペアレントラッチで、第2および第3のラッチは702および703はトライステート出力のトランスペアレントラッチである。第1のラッチ701はCPU800のアドレスバス720との間に入っている。また第2のラッチ702と第3のラッチ703はCPU800のデータバスとデータバス730との間に入っていて、2つで双方向のラッチを構成している。これは3つのラッチ701~703のトランスペアレントとラッチとハイインピーダンスの状態は、アクセス制御信号発生回路705の出力によって制御される。

【0049】アドレスデコーダ704はCPU800がアクセスしたいアドレスをデコードして、それがグラフィックス用メモリ400へのアクセスか、ルックアップテーブル500へのアクセスからを判別し、それに応じてセレクタ706を制御する。

【0050】アクセス制御信号発生回路705は、CP U800のバス制御信号とアクセス許可信号320によ って、CPU800からグラフィックス用メモリ40 0、またはルックアップテーブル500ヘアクセスする ための制御信号の作成等を行う。CPU800からアク セスしようとしたときにアクセス許可信号320がアク セス許可を示していれば、アクセス制御信号発生回路フ 05は、3つのラッチ701~703をトランスペアレ ントやハイインピーダンスに制御してそのままアクセス させる。また、アクセス許可信号320がアクセス禁止 を示していれば、アクセス制御信号発生回路705は、 3つのラッチ701~703にアドレスやデータをラッ チし、アクセス許可になった時にCPU800に代わっ てアクセスを行う。もし、その代理アクセスが終わる前 にCPU800から次のアクセスがあった場合には、ア クセス制御信号発生回路705は、CPU800に対し て待ちあるいはアクセス不可を示す倡号などを返す。

【0051】セレクタ706は、アクセス制御信号発生 回路705が作成、出力したグラフィックス用メモリ4 00あるいはルックアップテーブル500をアクセスするための制御信号を、アドレスデコーダ704の出力に従ってグラフィックス用メモリ400あるいはルックアップテーブル500のどちらかに向けて出力するかを切り替え、グラフィックス用メモリアクセス制御信号710またはルックアップテーブルアクセス制御信号740として出力する。

【0052】外部に接続されたCPU800は、グラフィックス画面のデータを発生し、グラフィックス用メモリ400に書き込んだり、希望の重ね合わせ処理の演算結果を計算してルックアップテーブル500に書き込んだり、あるいは、本発明に係るOSD回路が組み込まれた機器のユーザ操作に対する処理を行ったりする。

【0053】次に、図1に示す本発明の一実施の形態に よるOSD回路の動作について説明する。

【0054】図7に主画面データ130のフォーマット の一例を示す。図7において、(A)にクロック信号1 40を、(B)に主画面データ130を示す。主画面デ ータ130は、YCrCb=4:2:2形式のデータが 図7(B)に示すように時分割多重されているものとす る。ここで、YCrCb=4:2:2形式とは、輝度成 分(Y)については1ドットに対して1つのデータを、 色差成分(Cr、Cb)については2ドットに対してそ れぞれ1つのデータだけを使用する形式である。各成分 は、入力垂直同期信号110および入力水平同期信号1 20を基準にして、基準から何クロック目かで識別する ことができる。例えば、図7(B)において、Y<sub>n</sub>, と 記述されているデータは、基準から(n+2)ドット目 のピクセルのY成分のデータ、Crո٫ と記述されてい るデータは基準から(n+2)ドット目と(n+3)ド ット目のピクセルのCィ成分のデータである。

【0055】図8に図1に示したOSD回路100の重ね合わせ動作の一例を示す。図8において、(A)にクロック信号140を、(B)に主画面データ130を、(C)にグラフィックス画面データ410を、(D)に2ピットカウンタ600の出力610を、(E)に合成画面データ131を示す。OSD回路100は、主画面のクロック信号140に同期して動作する。

【0056】読み出し制御回路300は、入力された主画面の入力垂直同期信号110、入力水平同期信号120を基準にして、主画面の最初のピクセルデータをグラフィックス画面の最初のピクセルデータが一致するように、グラフィックス用メモリ400応動み出しアドロのの値が主画面データ130のYCrCbの各成分に正しく対応するように、2ピットカウンタ600をリセットするカウントリセット信号330を発生、出力する。また、読み出し制御回路300は、外部のCPU800等に、次のクロックサイクルでグラフィックス用メモリ400やルックアップテーブル500へのアクセスを許

可するアクセス許可信号320を発生、出力する。このアクセス許可信号320は、画面の表示を乱さないために、表示系である読み出し制御回路300からのグラフィックス用メモリ400の読み出しを外部のCPU800からの読み書きに優先させるための調停に使用される。

【0057】2ビットカウンタ600は、読み出し制御 回路300が出力するカウンタリセット信号330によ って、2ビットカウンタ600の出力610の値と主画 面データ130の時分割多重されたYCRCbの各成分 が、必ずあらかじめ決められた通りに対応するように初 期化され、クロック信号140をカウントする。図8で は、図8(B)および(D)に示すように、Cb成分が O、その後のY成分が1、Cr成分が2、その後のY成 分が3のように対応しているが、この例と同じである必 要はない。この2ビットカウンタ600の出力610 は、ルックアップテーブル500を参照するためのアド レスの一部として使用され、主画面データ130のCb YCrの各成分毎にルックアップテーブル500の異な ったアドレスを参照することによって、それぞれの成分 に異なった重ね合わせを処理を行う。それによって、例 えば、モノクロ化や輝度強調などの処理が行える。

【0058】グラフィックス用メモリ400は、読み出 し制御回路300が出力する読み出しアドレス310を RAM402のアドレスとして、そのアドレスに格納さ れているデータをグラフィックス画面データ410とし て出力する。図8(C)に示すように、グラフィックス 画面データ410は主画面データ130と異なり成分毎 の時分割多重はしていない。このため、1ピクセルの期 間はクロック信号140の2クロック分の期間であるの で、1クロック目でグラフィックス画面データを読み出 し、その読み出したデータを次の読み出しフリップフロ ップ403またはラッチにより保持する。2クロック目 は、外部のCPU800がアクセス制御回路700を通 してグラフィックス用メモリ400にアクセスしない場 合に使用することで、主画面のブランキング期間のみに アクセスする場合よりグラフィックス画面の更新が高速 に行える。

【0059】その場合、RAM402のアドレスとして使用する読み出しアドレス310とアドレスバス720との切り替えは、アクセス制御回路700が出力するグラフィックス用メモリアクセス制御信号710に従って行う。

【0060】ルックアップテーブル500は、主画面データ130とグラフィックス画面データ410と2ピットカウンタ600の出力610をあわせてメモリのアドレスとし、そのアドレスに、主画面データ130の各成分とグラフィックス画面データ410に希望の重ね合わせ処理の演算を行った結果をあらかじめ計算して格納しておく。表示する時に、ルックアップテーブル500

は、主画面データ130とグラフィックス画面データ4 10と2ピットカウンタ600の出力610をあわせて アドレスとし、そのアドレスに格納されている内容を読 み出し、フリップフロップ503またはラッチにより保 持し、合成画面データ131として出力する。この重ね 合わせ処理の演算結果を格納しておくメモリとしてRA M502を使用すれば、内容を書き替えることによって 様々な重ね合わせ処理を単一の回路で実現できる。ま た、その重ね合わせ処理結果の計算と書き替えを外部の CPU800で行うことで、重ね合わせ処理の変更をソ フトウェアのみで実現でき、また動作中の変更も可能と なる。ただし、図8に示すように、合成画面データ13 1の1ピクセル分の期間は主画面データ130と同じく クロック信号140の1クロック分の周期なので、外部 のCPU800からのアクセスはグラフィックス用メモ リ400のように表示期間中にすることはできず、ブラ ンキング期間中にのみ可能である。その時には、グラフ ィックス用メモリ400の場合の同様、RAMのアドレ スとして使用する主画面データ130とグラフィックス 画面データ410と2ピットカウンタ600の出力61 0をあわせたものとアドレスバス720との切り替え は、アクセス制御回路700が出力するLUTアクセス 制御信号740に従って行う。

【0061】アクセス制御回路700は、読み出し制御 回路300が出力するアクセス許可信号320に基づ き、外部のCPU800からのグラフィックス用メモリ 400とルックアップテーブル500へのアクセスが、 **表示のためのアクセスを妨害して画面を乱すことのない** よう制御する。アクセス許可倡号320は、次のクロッ クサイクルでグラフィックス用メモリ400とルックア ップテーブル500のそれぞれがアクセス可能か不可能 かを示している。CPU800からのグラフィックス用 メモリ400またはルックアップテーブル500に対し て読み出し/書き込みアクセスがあった場合、そのアク セスはアクセス制御回路700がアクセス許可信号32 0に基づき、アクセス可能なクロックサイクルに実行 し、その結果をCPU800へ返す。これはCPU80 0のグロック源(図示せず)は050回路100のマス タークロックである主画面データ130のクロック信号 140とは別であり、OSD回路100とは非同期に動 作しているからである。

【0062】遅延回路200は、入力垂直同期信号110と入力水平同期信号120に主画面とグラフィックス画面との重ね合わせに要するクロック数分の遅延を与え、両同期信号と画面データの位相関係を重ね合わせ前と後で同一にする。遅延を与えた両同期信号はそれぞれ出力垂直同期信号111と出力水平同期信号121として出力される。例えば、図8の動作の場合は重ね合わせに要するクロック数は0クロックなので遅延回路200は必要ない。しかしながら、これを実現する場合はグラ

フィックス用メモリ400やルックアップテーブル500のメモリに非常に高速なものが必要であり高価になる。安価な比較的低速なメモリを使用できるようにするためには処理をパイプライン化すれば良いが、その場合はパイプラインの段数分のクロック数の遅延が入るので、遅延回路200ではそれに等しいクロック数の遅延を与える。

【0063】OSD回路100の外部に接続されているCPU800は、OSD回路100の制御だけでなく、OSD回路100が組み込まれている機器の制御にも共用できる。CPU800は、グラフィックス画面データを、計算する、ユーザの操作に基づく、付属するROMなどに記憶している、などなんらかの手段によって発生し、アクセス制御回路700を通してグラフィックス用メモリ400に書き込む。また、CPU800は、主画面データ130とグラフィックス画面データ410のに書き込む。サラる全ての値について、希望の重ね合わせ処理の結果を計算し、アクセス制御回路700を通してルックアップテーブル500の対応するアドレスに書き込む。

【0064】例えば、主画面データ130が8ピット幅 でルックアップテーブル500のアドレスバスのビット 15からピット8に接続され、グラフィックス画面デー タ410が6ビット幅でルックアップテーブル500の アドレスバスのビットフからビット2に接続され、2ビ ットカウンタ600の出力610がルックアップテーブ ル500のアドレスバスのビット1からビット0に接続 されているとする。また、2ピットカウンタ600の出 力610の値と主画面データ130のYCrCb各成分 の対応は図8と同じとする。ルックアップテーブル50 0のデータ幅は主画面データ130のデータ幅と同じ8 ビットとする。重ね合わせ処理としては、グラフィック ス画面データ410が0のときは、対応する位置の主画 面データ130をモノクロにして、また。グラフィック ス画面データ410が0以外のときは主画面データ13 0をそのまま、出力するものとする。

【0065】この場合、ルックアップテーブル500に書き込む内容を、ルックアップテーブル500のアドレスの下位8ビットが"0000000"または"00000010"となるアドレス、すなわち、グラフィックス画面データ410が0でかつ主画面データ130がCbまたはCr成分のとき参照されるアドレスには128とし、それ以外のアドレスにはアドレスの上位8ビット、すなわちそのアドレスが参照されるときの主画面データ130の値とすることで実現できる。

# [0066]

【発明の効果】本発明は次の効果を奏する。第1の効果 は表現力が高いということである。その理由は、多種類 の重ね合わせ処理が行えるからである。

【0067】第2の効果は比較的簡単な回路で多種類の 画面重ね合わせ処理が行えるということである。その理 由は、主画面データとグラフィックス画面データのとりうる値全てについて、重ね合わせ処理の計算をCPUによりソフトウェアであらかじめ行い、その結果をルックアップテーブルに格納しておいて、表示する時にはと画面データ、グラフィックス画面データ等をアドレスと画面データ、グラフィックス画面データ等をアドレスと処理を実行するため、加算器や乗算器等の演算器等のハードウェアが不要だからである。また、重ね合わせ処理の変更がルックアップテーブルに格納する値の変更で行えるので、CPU等で随時書き替えることによって、単一の回路を複数の重ね合わせ処理に使用できるからである。

【0068】第3の効果はルックアップテーブルの容量を小さくできるということである。その理由は、主画面データのYCbCr等の成分を時分割多量して扱うことによって、主画面データのデータ幅を時分割多重する前の1/2から1/3にするからである。

### 【図面の簡単な説明】

【図1】本発明の一実施の形態によるOSD回路の構成 を示すブロック図である。

【図2】図1に示したOSD回路に使用される遅延回路の構成を示すブロック図である。

【図3】図1に示したOSD回路に使用される読み出し 制御回路の構成を示すブロック図である。

【図4】図1に示したOSD回路に使用されるグラフィック用メモリの構成を示すブロック図である。

【図5】図1に示したOSD回路に使用されるルックアップテーブル(LUT)の構成を示すブロック図である。

【図6】図1に示したOSD回路に使用されるアクセス 制御回路の構成を示すブロック図である。

【図7】図1に示したOSD回路に供給される主画面データのフォーマットの一例を示すタイミングチャートである。

【図8】図1に示したOSD回路における主画面データ とグラフィックス画面データの重ね合わせ動作の例を示 すタイミングチャートである。

【図9】特開平5-127639号公報(先行技術1)に記載されたサブコードグラフィックスデコーダを簡略化して示したブロック図である。

#### 【符号の説明】

- 100 OSD回路
- 110 入力垂直同期信号
- 111 出力垂直同期信号
- 120 入力水平同期信号
- 121 出力水平同期倡号
- 130 主画面データ
- 131 合成画面データ
- 140 クロック信号
- 200 遅延回路